Lógica combinacional
A saída depende das entradas atuais. O circuito não precisa lembrar o que aconteceu antes.
saída = função(entradas atuais)Ex.: AND, OR, XOR, MUX e decoder.
FAEX • Arquitetura de Computadores • Semana 05
Da lógica combinacional à memória
Preveja o resultado, teste no simulador e explique com suas palavras. O objetivo é entender como circuitos digitais conseguem guardar estado.
Pergunta PBL: como um circuito consegue lembrar um valor se a lógica combinacional depende apenas das entradas atuais?
0 de 6 etapas exploradas
1. Combinacional × sequencial
Harris & Harris, cap. 3 — Sequential Logic Design.
Lógica sequencial
A saída pode depender das entradas atuais e do estado já armazenado.
próximo estado = função(entradas atuais, estado atual)Ex.: latch, flip-flop, registrador e PC.
Estado é a informação guardada pelo circuito que ajuda a determinar seu comportamento futuro.
2. SR Latch — Set, Reset e Hold
Harris & Harris, cap. 3 — SR Latch; Stallings, cap. 12.4.
Representação digital
| S | R | Resultado |
|---|---|---|
| 0 | 0 | HOLD: mantém Q |
| 1 | 0 | SET: Q=1 |
| 0 | 1 | RESET: Q=0 |
| 1 | 1 | INVÁLIDO: Q=0 e Q̅=0 |
Simulação
Q0
Q̅1
Estado inicial: Q=0.
Como fazer HOLD?
Faça SET e depois escolha HOLD. Com S=0 e R=0, nenhuma entrada pede mudança e o valor anterior permanece. Faça RESET e repita para ver Q continuar em 0.
Exemplos didáticos de aplicação
Retenção de um evento, um alarme que permanece ativo até reset e uma memória simples de 1 bit.
3. D Latch — deixar passar ou guardar
Harris & Harris, cap. 3 — D Latch.
Símbolo digital
CLK=1: transparente, Q acompanha D.
CLK=0: opaco, Q mantém o valor anterior.
CLK=0: opaco, Q mantém o valor anterior.
Simulação
Q armazenado0
CLK=0: o latch está em HOLD.
Teste de HOLD
Com CLK=1, mude D e observe Q acompanhar. Depois coloque CLK=0 e mude D novamente: Q deve permanecer no último valor guardado.
Exemplos didáticos de aplicação
Armazenamento temporário controlado e construção de elementos sequenciais maiores. Harris & Harris mostram dois latches controlados por clocks complementares formando um D flip-flop.
4. D Flip-Flop — guardar na borda do clock
Harris & Harris, cap. 3 — D Flip-Flop; Nisan & Schocken, cap. 3.
Símbolo digital — borda de subida
Na borda 0→1, Q copia D. Fora da borda, Q mantém o estado anterior.
Simulação
D0
Q0
Mude D. Q só muda quando ocorrer uma borda 0→1.
| Passo | D | CLK antes | CLK depois | Evento | Q |
|---|
Teste de HOLD
Capture D=1 em uma borda 0→1. Depois mude D para 0 sem gerar nova borda de subida. Q continua 1 até a próxima borda ativa.
Exemplos didáticos de aplicação
Registradores, contadores e outros circuitos síncronos usam flip-flops para armazenar estado em instantes definidos pelo clock.
5. Registrador — vários bits guardados juntos
Harris & Harris, cap. 3 — Registers / Enabled Flip-Flops; Stallings, cap. 12.4; Nisan & Schocken, cap. 3.
Registrador didático de 4 bits
Os DFFs guardam os bits. LOAD=1 grava a entrada na próxima borda; LOAD=0 mantém o valor anterior.
Simulação
Entrada1011
Q0000
LOAD=1: o próximo pulso pode gravar a entrada.
Teste de HOLD
Grave 1011 com LOAD. Depois escolha HOLD, mude a entrada para 0011 e gere outro pulso. Q deve continuar 1011.
Exemplos didáticos de aplicação
Registradores mantêm operandos e resultados disponíveis. No MiniRV, o banco de registradores terá 32 registradores de 32 bits e x0 permanecerá sempre em zero.
6. Program Counter (PC) — lembrar onde buscar a próxima instrução
Stallings, cap. 12.4 — counters; Nisan & Schocken, caps. 3 e 5; contrato do projeto MiniRV.
Caminho simplificado do PC
O PC guarda o endereço usado para buscar a próxima instrução. O controle decide qual será o próximo valor.
Simulação de PC de 32 bits
PC decimal0
PC hexadecimal0x00000000
Estado inicial: PC=0.
Como fazer HOLD no PC?
Escolha HOLD e gere um pulso: o endereço não muda. No MiniRV, o PC é de 32 bits e as instruções usadas ocupam 4 bytes, então o avanço sequencial é PC+4.
Exemplos didáticos de aplicação
Na execução sequencial, o MiniRV usa PC+4. Em branch ou jump, o controle carrega outro endereço. HOLD demonstra preservação de estado.
Evidência da aula
Antes de clicar, a dupla deve prever o resultado. Depois compara previsão × simulador.
- SR latch: SET → HOLD → RESET → HOLD; depois observe a condição inválida.
- D latch: prove transparência com CLK=1 e HOLD com CLK=0.
- D flip-flop: registre pelo menos 6 eventos e marque as bordas que alteraram Q.
- Registrador: demonstre LOAD e HOLD com dois valores.
- PC: execute PC+4 duas vezes, um salto, HOLD e reset.
- Explique: “Como flip-flops permitem construir registradores e o PC?”
Critério de aceite: explicar o resultado com suas palavras, não apenas repetir os números do simulador.